基于DDS,30～800MHz频率合成电路的设计与研究
【摘要】ADI公司推出的DDS芯片，为频率合成电路的设计需要提供了一个单片解决方案。本文对其内部结构和主要特点进行了描述，同时也给出了利用DDS进行直接频率合成器硬件设计方案，具体电路的设计与实现方法，以及电路调试中应该注意的问题，最后给出系统的测试结果，针对调试和测试中出现的问题进行分析，并提出了实际的解决措施。
【关键词】DDS;AD9910;频率合成器
1.引言
直接数字频率合成（DDS）在过去的十几年里受到了频率合成器设计工程师的极大欢迎。首先被认为是一种具有低相位噪声和优良杂散性能的灵活频率源，基于DDS的频率合成器在许多应用中能比基于锁相环（PLL）的频率合成器有显著优势。这些优势包括亚赫兹频率控制分辨率，相位失调和输出幅度控制。另外作为一个基于数字的波形发生器，其频率、相位和幅度的改变可以通过一个简单的可编程端口来实现。这种能力允许DDS技术用于多种民用和军事应用中，包括那些要求复杂的多通道同步的应用，例如，雷达、声光滤波和基带上变频。近年来DDS在高速化和多功能化方面又有了较快的发展。
2.AD9910介绍
AD9910[3]是ADI公司高性能完整DDS解决方案系列产品的新成员，是业界一款完整的直接数字频率合成器。AD9910产生的信号具有频率分辨率高、快速跳频、快速稳定自动扫频的特点。芯片采用1GHz基准时钟，其32位控制字能提供0.25Hz的调频分辨率。AD9910是一种可塑性很强的器件，应用范围很广。例如在无限通讯的基站系统中，AD9910和外部VCO构成的RF频率合成器，可以解决跳频系统中分辨率和跳频速率的矛盾。而在雷达和其他测控系统中，AD9910在线性调频方式工作时输出带宽大、捷变速率高、线性度好、相位连续等特点。主要体现在：它的集成度极高而且是纯数字控制的，打破了以往纯数字的DDS输出带宽较小的限制;将DDS和PLL核心部件集成在一起，同时满足了频率合成器调频速度和分辨率的要求。传统的DDS输出带宽受限，对于100MHz以上的频率合成，必须使用锁相环，而与PLL相关的特点是其环路建立时间较长和调频分辨率较低。ADI公司的AD9910实现了频率合成器具有快速跳频、精细调频分辨率能力且有PLL输出能力的完美结合。其功能框图如图：
图2-1 AD9910功能框图
AD9910采用先进的直接数字频率合成（DDS）技术，并结合内部的高速度、高性能DA转换器，即可实现完全数字化的可编程频率合成器及时钟产生功能。当加上一个精确的时钟源后，AD9910可以产生频谱纯净、频率/相位可编程的模拟正弦波输出。这个正弦波可以直接用作频率源。
3.指标要求
输出频率：30MHz～800MHz;
发射输出电平：0dBm±3dB;
换频时间：≤50µs;
杂散抑制：≥60dB。
4.电路设计
整个电路采用12.8MHz的温补晶振作为时钟基准，由温补晶振产生的12.8MHz信号提供SI4133（PLL）作时钟信号，生成1.6384GHz的时钟信号，分频后驱动AD9910工作。
图4-1 频合单元原理框图
DDS部分输出频率范围为30MHz～400MHz，输出电平为0dBm。当设备需要输出30MHz～ 400MHz时，由DDS直接输出该频段频率，经过选通开关经过放大滤波后送给调制器;当设备需要输出400MHz～800MHz时，DDS输出200MHz～400MHz的信号通过开关经过倍频器倍频后再经过放大滤波得以实现，再进行衰减匹配后送给调制器AD8345。
DDS的参考时钟最高是1GHz，如果直接采用1GHz的晶振，纯度比较高，信号比较好，但成本很高。所以本方案采用12.8MHz晶振驱动锁相环SI4133输出高频率时钟，供给AD9910使用。
5.电路硬件设计及测试结果
5.1 硬件单元的PLL模块工作原理
图5-1 PLL部分电路原理图
PLL模块中SI4133串口控制模式如图5-2所示：
图5-2 SI4133串口控制模式
共22位，其中包括18位数据位及4位地址位。通过输入数据的不同，从而设置RF1的N值及R值，及IF的N值及R值，
根据公式：
来控制输出频率的大小。
5.2 硬件单元的DDS模块工作原理
图5-3 AD9910部分原理图
本单元采用AD9910中的单音模式，使用芯片串行控制控制芯片的输出，其串行控制模式如图5-4所示：
图5-4 串口控制模式
DDS的杂散是重要的指标，AD9910宽带的动态特性如图5-5所示：
图5-5 宽带SFDR
5.3 硬件单元的调制模块工作原理
调制模块工作原理如图5-6所示：
图5-6 调制模块工作原理
基带调制成形滤波后的数字信号经过数模转换、低通滤波后送到正交调制器AD8345，与DDS输出的本振信号混频产生所需的30MHz至800MHz带调制信号。
5.4 测试结果
30MHz和800MHz的频谱测试结果如图5-7和图5-8所示。
图5-7 30MHz测试结果
跳频时间测试采用调制域分析仪AGILEN-T53310A和混频法两种方法测试，测试从30MHz跳到800MHz及每一个频表中最低点跳到最高点的换频时间，经过两种方法的对比测试，锁定时间满足<50uS的要求。
图5-8 800MHz测试结果
6.结束语
本单元设计达到了各项设计指标，其良好的杂散抑制水平表明利用预测杂散分布特性，选择DDS输出频率fout可以做到在保证高分辨率的同时改善频综输出信号的杂散水平。本课题作为方法实践，其理论分析和方案的正确性得到了验证。此外，本单元板还存在可进一步提高性能的可能，如改善DDS的部分输出杂散、增加对单元板的匹配电路、完善滤波器性能、优化单元板的接地等，这些都需要进一步努力工作，以达到性能的完善。
参考文献
[1]庄卉，黄苏华，袁国春.锁相与频率合成技术[M].北京：气象出版社，1996.
[2]高泽溪.直接数字频率合成器（DDS）及其性能分析[J].北京航空航天大学学报，1998.5.
[3]Device公司.AD9910数据手册.
[4]田新广，张尔扬，邬书跃.DDS幅度量化杂散信号的频谱研究[J].通信学报，2003，Vol24No.7.
[5]白居宪.低噪声频率合成[J].北京：国防工业出版社， 1988.
作者简介：王战永（1981—），男，广东广州人，中国电子科技集团公司第七研究所工程师。